许多系统都使用 FPGA、ASIC 或 DSP 芯片，这些芯片通常需要多种电压线路，一般都是两种电压线路：芯核电压线路和 I/O 电压线路。芯核电压一般低于 I/O 电压。确定两种以上电压线路上电方法指导原则，视你所用的器件和制造厂家而定。图 1 所示的第一种实现方法，显示如何实现比例排序，亦即两个电源输出线路同时起动，并且同时达到最终的稳定输出电压。这种实现方法使用接地的电阻器 R15，红色的路径和元件是被删除的。你只要把多个变换器堆叠起来，共享一个软启动电容器，就可以实现比例上电功能。这种连接方法保证在上电时两个控制器同时激升输出电压。IC1和 IC2两个控制器共用一个软起动电容器 C14。本例中使用了两个内带同步整流 FET 的降压变换器。IC1可利用一个5V输入电压产生3.3V I/O电压，降压变换器 IC2 产生1.5V输出电压。 　　两个控制器 IC 的软启动引脚有两个作用。你可以在需要时将其用来启动控制电路，实现方式是在 SS 脚上接一个集电极开路或漏极开路的门电路。当晶体管或 FET 导通时，就将 SS 脚拉到地电平，迫使两个控制器处于关断状态。当释放 SS 脚时，两个控制器 IC利用其内部的 5mA 电流源开始给 C14充电。总计有 10mA 电流流入 C14。一旦 C14达到 1.2V 的阈值电压，两个控制器就开始工作。你可以根据电容值很方便地计算出延迟时间：延迟时间为 C14(1.2V/10mA)。当输出激活时，在外部软启动速率得到控制以前，内部软启动斜坡可能会出现一个短暂的上升。然后输出电压就以与软启动电容成正比的速率上升。你可以通过 C14 对软启动时间进行编程。下一个公式是软启动时间的计算公式。实际的软启动时间很可能小于计算出的近似值，这是因为内部速率有短暂上升的缘故。软启动时间为C14(0.7V/10 mA)。如果你将 IC1调到3.3V电压，将IC2调到1.5V ，则IC1和IC2同时达到最终的电压电平。图 2 示出了比例排序的测量结果。 图 1，本电路提供比例的（删除红色路径和元件）或同步的上电排序。 图2，本图示出比例的实现方法的测量结果。 　　在同步排序情况下，IC2起主控制器的作用。你可以通过R14和R12对IC2的输出电压按1.5V电压进行编程，通过R8和R3对从属控制器IC1的输出电压按1.5V电压进行编程。和比例排序的情况一样，两个电压同时从相同的斜坡开始，并同时达到最终电压值。一旦两个电压线路都达到1.5V，你必须将IC1的输出电压提高到 3.3V，即最终值。要做到这一点，Q1就要使 R6与R3并联。下面三个公式用来计算R6的阻值。已知参数为：VOUTCORE=1.5V，R8=27.4 kΩ，VREF=0.891V（IC1的内部带隙基准电压），R3=40.2 kΩ。你可以通过 R8和RX对VOUTI/O进行编程。RX是R3和 R6并联后的阻值。 　　RX的阻值必须为10.22kΩ才能使VOUTI/O=3.3V。